Layout EAD助你瞬间掌握版图寄生参数！告别繁琐手动提取，效率飞升！

在芯片设计流程中，版图寄生参数的提取通常是在LVS验证完成之后才进行。这就意味着设计团队需要在整个设计周期的后期阶段介入，以识别并处理可能影响性能和面积的寄生效应。

Virtuoso 的 Layout Electrically Aware Design（EAD）工具允许在设计的任意节点上运行程序来查看潜在的版图寄生问题****，无需等到LVS验证结束后再去分析。

下面我们通过动图演示来大体了解 Layout EAD 的使用

（点击GIF动图 大图形式查看）

演示案例中包括了运行参数提取程序，测量点对点电阻值，修改版图参数后重新提取实时体现寄生参数的变化。

Schematic界面也可以打开EAD工具，同时还支持在电路图上直观地显示寄生信息👇

（点击GIF动图 大图形式查看）

避免文章内容过长影响阅读，

下篇文章将给大家详细地介绍EAD工具的实现方法。

• End -

点击阅读原文，参与互动交流

#Virtuoso

阅读原文