告别失配!实用的版图匹配技巧 ①(附仿真验证说明)
如何让你的版图真正做到匹配:以"电流镜"为例,通过仿真对比四种不同的版图画法,展示匹配精度差异。
版图设计相关
14 篇文章如何让你的版图真正做到匹配:以"电流镜"为例,通过仿真对比四种不同的版图画法,展示匹配精度差异。
在前两篇文章中,介绍了如何使用 Virtuoso EAD 工具提取寄生参数,包括:
在上篇《Part.1》文章中,我们已经掌握了如何使用 eadModelGen 程序将工艺文件转换成 eadTechFile 文件。本篇重点介绍如何设置 EAD 的一些参数,内容相对简单对于已经自行掌握的朋友可直接略过本文。
在上一篇文章中,展示了关于 EAD 工具的两个操作动图。本文开始将进一步介绍,如何使用 Layout EAD 工具来实时获取版图寄生参数的操作流程。
在芯片设计流程中,版图寄生参数的提取通常是**在LVS验证完成之后才进行**。这就意味着设计团队需要在整个设计周期的后期阶段介入,以识别并处理可能影响性能和面积的寄生效应。
对项目而言,有时会有工艺转换的需求(process porting)即将整个项目从一个工艺移植在另一个工艺上。
在 IC617 中定义了一个工艺库之后,发现库的状态是灰色的,里面没有任何器件:
在某些工艺的LVS运行过程中,会弹出 “Source端网表未定义subcket” 的警告框,如下图所示:
「 这是Tanner L-Edit系列的第**6**篇 」
「 这是Tanner L-Edit系列的第**5**篇 」
「 这是Tanner L-Edit系列的第**4**篇 」
「 这是Tanner L-Edit系列的第**3**篇 」
「 这是Tanner L-Edit系列的第**2**篇 」
本次介绍的是“L-Edit”软件,它是由Tanner 公司开发的版图设计工具(现已被Mentor公司收购)。相较于Virtuoso工具,L-Edit的优点就是它能直接在Windows系统上运行,可以很方便地在个人电脑中安装使用。